静止探索をFPGAでやったらカッコイイ（・∀・）

将棋でFPGAを活用は、高橋さんや山下さんが実験されてると思いますが、
静止探索ではハッシュを使ってないし、駒取り手を生成して互いに取り合いが無くなるまでやるだけなんで、
FPGAに向いてそうに思います。
現在、静止探索は、insideKFEndの解説のように途中からSEEに切り替えることなく、最後まで取り合い探索をやっています。
局面によっては通常探索より多くのノードを探索するはめになり、コストも絶大（でも末端が安定している感じ）

進歩本には詰め将棋のFPGAの論文が載ってますが、
YSSの掲示板の過去ログを読むと、chessのHYDRAがFPGAで深いところの探索をやっている例が紹介されていた。
bitboardはハードウェアへの実装に向いてそうなので、うまくやれば回路にできそうに思います。